一种DDR SDRAM通用测试电路的设计与实现

• 作者: 孙晓凌 田勇
• 来源期刊: 计算机测量与控制
• 关键词: DDR SDRAM March算法 JTAG CSR
• 年，卷（期）: 2010,（8）
• 页码范围: 1727-1729
• 分类号: TP333.5
• 语种: 中文

摘要

为了保证DDR SDRAM功能的完整性与可靠性,需要对其进行测试;文中介绍了一种基于FPGA的可带多个March算法的DDR SDRAM通用测试电路的设计与实现,所设计的测试电路可由标准的JTAG接口进行控制;设计的测试电路可以测试板级DDRSDRAM芯片或者作为内建自测试(BIST)电路测试芯片中嵌入式DDR SDRAM模块;验证结果表明所设计的DDR SDRAM通用测试电路可以采用多个不同March算法的组合对不同厂商不同型号的DDR SDRAM进行尽可能高故障覆盖率的测试,具有广阔的应用前景.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	田勇	大连东软信息学院嵌入式系统工程系	14	58	5.0	7.0
2	孙晓凌	大连东软信息学院嵌入式系统工程系	9	22	3.0	3.0