ASIC物理设计中金属层数对芯片的影响

• 作者: 李莉 柏璐 聂红儿
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 版图设计 金属层数 成本 面积
• 年，卷（期）: 2010,（1）
• 所属期刊栏目: 技术专栏(电路设计技术)
• 页码范围: 27-30
• 页数: 4页
• 分类号: TN492
• 字数: 3114字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353x.2010.01.006

摘要

ASIC芯片物理版图设计的一个重要问题是选用几层金属层.以一款SMIC 0.18μmDVBC芯片(BTV2040S03)为例,选用三种不同金属层工艺进行对比.首先设计出三种不同金属层的版图,分析电源电势分布判断其合理性;之后进行布线拥塞率的对比,以分析不同金属层工艺对布线的影响;最后通过最终布线的时序验证和最终流片结果来证实选用金属层设计的可行性.通过上述方法研究集成电路物理设计中,如何选择所使用工艺的金属层数,以达到最大限度节约芯片成本、减小芯片面积和满足布线及时序的目的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	柏璐	北京工业大学北京市嵌入式系统重点实验室	4	2	1.0	1.0
2	李莉	北京工业大学北京市嵌入式系统重点实验室	16	73	5.0	8.0
3	聂红儿	北京工业大学北京市嵌入式系统重点实验室	3	0	0.0	0.0