基于FPGA的低杂散小容量DDFS设计

• 作者: 应文威 张伽伟 蒋宇中
• 来源期刊: 现代电子技术
• 关键词: DDFS FPGA Taylor 杂散抑制 循环相位累加器
• 年，卷（期）: 2010,（18）
• 页码范围: 13-16
• 分类号: TN911-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2010.18.004

摘要

研究传统的DDFS频谱杂散分量,分析了杂散分量的来源和传统相位抖动除噪技术的缺点,提出了对相位舍入分解进行Taylor展开的DDFS改进结构.同时该结构采用循环相位累加器等结构,降低了杂散分量,提高了频率精度,压缩了ROM的容量.FPGA上的实现表明该结构能有效降低杂散,能使SDFR比采用相位抖动除噪的方法扩大30 dB,同时ROM的容量比传统结构压缩了4倍以上.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋宇中		75	191	7.0	9.0
2	张伽伟		35	108	6.0	9.0
3	应文威		9	26	3.0	4.0