基于流水线结构的可重构AES算法IP核的硬件实现

• 作者: 夏克维 李冰 梁文丽
• 来源期刊: 东南大学学报（英文版）
• 学科: 工学
• 关键词: AES算法 可重构 流水线 有限域 轮变换
• 年，卷（期）: 2010,（1）
• 页码范围: 21-25
• 分类号: TN911.21
• 字数: 424字
• 语种: 英文
• DOI: 10.3969/j.issn.1003-7985.2010.01.005

摘要

为了提高AES算法中IP核数据的吞吐量并同时减小硬件资源的占用,以达到速度和面积的折中实现,采用混合流水线结构和可重构技术完成了IP核的设计.该设计包括在同一个混合流水线结构的流程中实现了AES算法的加密和解密过程;根据有限域的性质,对AES算法中的Sbox盒进行了优化;结合可重构技术,完成了对AES轮变换的主要构件ShiftRow和MixColumn的优化.本设计在Xilinx Virtex2p xc2vp20-7 FPGA器件上完成,其数据吞吐量达到2.58 Gbit/s,所需组合逻辑仅为3 233块,通过与同型号器件上的其他设计进行对比,实现了速度和面积的折中,在吞吐量和面积上都得到了比较理想的结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李冰	东南大学集成电路学院	43	126	6.0	8.0
2	夏克维	东南大学集成电路学院	2	18	2.0	2.0
3	梁文丽	东南大学集成电路学院	2	14	1.0	2.0