支持内嵌IP芯核测试的片上网络路由器技术研究

• 作者: 师奕兵 王志刚 赵建武 骆晖
• 来源期刊: 电子测量与仪器学报
• 学科: 工学
• 关键词: 微系统芯片 片上网络 路由器 路由算法 测试存取链配置
• 年，卷（期）: 2010,（3）
• 所属期刊栏目: 学术论文
• 页码范围: 205-210
• 页数: 6页
• 分类号: TN407
• 字数: 3836字
• 语种: 中文
• DOI: 10.3724/SP.J.1187.2010.00205

摘要

微系统芯片测试中一个主要问题是对内嵌IP芯核的测试存取.对于基于片上网络的微系统芯片, 可复用片上网络测试内嵌IP芯核, 提出了支持内嵌IP芯核测试的片上网络路由器结构, 分析讨论了测试模式下的无拥塞路由算法, 片上网络路由器分析模型以及在片上网络平台上的测试存取链配置方法.使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络, 建立了片上网络测试平台, 可用于分析被测芯核的测试时间和路由/交换算法.最后, 使用测试基准电路集ITC'02中的微系统芯片基准电路d695进行了实验验证.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	师奕兵	电子科技大学自动化工程学院	153	1324	19.0	27.0
2	赵建武	电子科技大学自动化工程学院	7	71	3.0	7.0
3	王志刚	电子科技大学自动化工程学院	116	822	17.0	24.0
4	骆晖		1	3	1.0	1.0