HDLC码流高精度时钟恢复电路的FPGA实现

• 作者: 丁鼎 王志国
• 来源期刊: 电力系统通信
• 学科: 工学
• 关键词: HDLC FPGA 时钟恢复电路 小数分频 PLL
• 年，卷（期）: 2010,（9）
• 页码范围: 62-64,73
• 分类号: TN78
• 字数: 2810字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-7641.2010.09.016

摘要

提出了一种针对HDLC码流的高精度的时钟恢复电路.方案通过FPGA的可编程模块化设计,包含了小数分频、数据边沿采样、硬件倍频PLL及HDLC标志码脉宽测量等关键技术,实现从HDLC数据码流中恢复高精度时钟.经硬件实验验证,性能指标优秀,有较强的实用性,应用广泛.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志国		1	0	0.0	0.0
2	丁鼎		1	0	0.0	0.0