一种RTL级数据通路ODC低功耗优化算法

• 作者: 丁永林 严晓浪 孟建熠 葛海通
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 数据通路低功耗 总线ODC模型 路径ODC模型 ODC条件概率
• 年，卷（期）: 2010,（7）
• 页码范围: 1654-1659
• 分类号: TN47
• 字数: 4467字
• 语种: 中文

摘要

本文提出了一种具有高计算效率和低硬件开销的门控时钟低功耗优化算法.该算法在RTL级搜索数据通路的不可观察性(Observability Don't Care).采用RTL级逻辑信号总线ODC模型和基于路径ODC的有向图遍历模型,减少了ODC计算负荷,提升了计算效率,使ODC适用于超大规模集成电路的低功耗优化.引入数据通路ODC条件概率作为门控信号产生的重要依据,对ODC条件概率高的通路优先插入门控逻辑,可以极低硬件开销实现高效门控时钟网络.实验结果显示,本算法与传统ODC算法相比计算负荷平均降低8倍,功耗平均下降12.35%,面积开销平均减少13.44%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孟建熠	浙江大学超大规模集成电路设计研究所	30	45	3.0	5.0
2	严晓浪	浙江大学超大规模集成电路设计研究所	246	1634	19.0	29.0
3	葛海通	浙江大学超大规模集成电路设计研究所	52	293	8.0	14.0
4	丁永林	浙江大学超大规模集成电路设计研究所	4	20	3.0	4.0