一种高电源抑制比带隙基准源的设计

• 作者: 丁宁 龚美霞
• 来源期刊: 电子测试
• 学科: 工学
• 关键词: CMOS 带隙基准 PSRR
• 年，卷（期）: 2010,（9）
• 页码范围: 77-80
• 分类号: TP391
• 字数: 1610字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2010.09.017

摘要

带隙基准源是LDO中的重要模块,其性能的好坏直接影响到LDO整个系统的性能,为此本文针对以上问题进行相关研究,设计一种具有较高的PSRR和较低的稳定输出电压的带隙基准电压源.文中结合工程实际的要求设计了一款具有高的电源抑制比(PSRR)、低的输出基准电压的带隙基准电压源.本设计采用SMIC公司的0.18μm工艺进行仿真,Hspice的仿真结果表明该基准源在电源抑制比(PSRR)、温度特性等方面有良好的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	龚美霞		12	14	2.0	3.0
2	丁宁		12	33	3.0	5.0