基于FPGA的数字秒表的设计

• 作者: 田红霞 藏彦 鹿玉红
• 来源期刊: 网络与信息
• 学科: 工学
• 关键词: FPGA MaxplusⅡ 数字秒表 VHDL
• 年，卷（期）: 2010,（5）
• 所属期刊栏目: 学术交流
• 页码范围: 28
• 分类号: TP3
• 字数: 1213字
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0252.2010.05.022

摘要

为了缩短系统开发周期,提高系统开发效率,本文提出了一种基于FPGA的数字秒表设计方法.该设计以MaxplusⅡ为开发工具,以VHDL为硬件描述语言,实现了秒表的计时、复位和启停等功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	鹿玉红	唐山学院计算机系	13	47	3.0	6.0
2	田红霞	唐山学院信息工程系	22	46	3.0	6.0
3	藏彦	唐山学院信息工程系	1	0	0.0	0.0