一种基于CPLD的串行码发生器设计

• 作者: 季晓松 李正生
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 并串转换 CPLD Quartus Ⅱ
• 年，卷（期）: 2010,（9）
• 页码范围: 70-72
• 分类号: TP331.1
• 字数: 2023字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2010.09.019

摘要

介绍了一种固定信号格式的并串转换电路设计,利用VHDL语言对一片复杂可编程逻辑器件(CPLD)进行编程,实现特定的串行码的输出.完成了电路原理图的设计和VHDL代码的编写,并在Quartus Ⅱ开发软件上实现了功能仿真和时序仿真,将程序配置到目标器件中进行验证,可以实现预定功能.