基于Verilog HDL的MTM总线主模块有限状态机设计

• 作者: 王振生 连先耀 陈星 黄考利
• 来源期刊: 计算机测量与控制
• 关键词: Verilog HDL 有限状态机 MTM总线
• 年，卷（期）: 2010,（3）
• 所属期刊栏目: 设计与应用
• 页码范围: 682-684
• 页数: 3页
• 分类号: TP206
• 语种: 中文

摘要

针对MTM总线主模块的设计需求,在分析MTM总线通信协议基础上,给出了MTM总线主控制模块的有限状态机模型;该有限状态机作为主控制模块的核心,主要用于完成控制MTM总线的消息传送顺序;分析了MTM总线结构体系和有限状态机设计的主要方法步骤,通过QUARTUS Ⅱ开发平台,基于Verilog HDL语言对该有限状态机进行了设计实现与仿真验证;基于该有限状态机的MTM总线主通信模块已经设计实现,并在工程中得到应用.性能稳定.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈星		8	50	2.0	7.0
2	黄考利		31	212	8.0	13.0
3	王振生		5	14	3.0	3.0
4	连先耀		1	3	1.0	1.0