基于容错技术的处理器设计

• 作者: 何世强 曾宪炼 马捷中
• 来源期刊: 计算机测量与控制
• 关键词: 处理器 容错 三模块冗余 校正器 检查点
• 年，卷（期）: 2010,（4）
• 所属期刊栏目: 设计与应用
• 页码范围: 892-895
• 分类号: TP302.8
• 语种: 中文

摘要

如何提升处理器本身的容错性能,使其能够更好地应用于各种复杂多变的环境,已经成为当前研究的热点;对于这一问题,可以将故障屏蔽技术(三模块冗余,校正器)和故障恢复技术(多数表决恢复,检查点)综合应用到处理器的容错设计中;以VHDL代码实现的8051处理器为研究对象,综合采用上述方法设计容错处理器,并在仿真环境下采用故障注入的方法对其容错性能进行测试和验证;研究表明采用这些技术可以构造具有良好可信性和稳定性的容错处理器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	马捷中	西北工业大学计算机学院	54	475	13.0	19.0
2	曾宪炼	西北工业大学计算机学院	5	31	3.0	5.0
3	何世强	西北工业大学计算机学院	4	24	3.0	4.0