BIT试验中VME总线故障注入设备控制单元设计

• 作者: 刘斌 刘梦 徐萍 高小鹏
• 来源期刊: 计算机应用研究
• 关键词: 机内测试 VME总线 故障注入 现场可编程门阵列
• 年，卷（期）: 2010,（5）
• 所属期刊栏目: 系统应用开发
• 页码范围: 1785-1787
• 分类号: TP332.1
• 语种: 中文
• DOI: 10.3969/j.issn.1001-3695.2010.05.051

摘要

针对航空电子设备BIT(机内测试)试验,设计了一种基于FPGA(现场可编程门阵列)的VME总线故障注入设备.该设备的控制单元用于完成故障注入设备的总体控制,是实现故障注入任务的关键.详细分析了VME总线故障注入设备的总体框架,给出了VME总线故障注入设备控制单元的设计方案,包括详细的软、硬件设计方法以及该系统的工作流程,并通过测试工具验证了控制单元设计和功能的正确性.最后,讨论了BIT试验中故障注入技术应用未来研究工作的开展方向.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘斌	北京航空航天大学工程系统工程系	73	669	15.0	23.0
2	高小鹏	北京航空航天大学计算机学院	59	425	11.0	18.0
3	徐萍	北京航空航天大学工程系统工程系	17	186	7.0	13.0
4	刘梦	北京航空航天大学工程系统工程系	1	4	1.0	1.0