一种基于CPLD的总线适配器的设计

• 作者: 廖晓东 张亮 张萧 洪亲
• 来源期刊: 福建电脑
• 学科: 工学
• 关键词: SMC CPLD VerilogHDL 时序转换
• 年，卷（期）: 2010,（6）
• 页码范围: 144-145
• 分类号: TP3
• 字数: 1269字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-2782.2010.06.096

摘要

针对AHB总线的从设备SMC(Static Memory Controller静态存贮控制器)和TW2835的并行接口的工作时序不同步的问题,设计了一种基于CPLD的总线适配器.采用xilinx公司的Xc9572xL高性能CPLD器件,基于VerilogHDL语言进行程序设计,解决了SMC和复用并行总线上的视频处理芯片TW2835时序不匹配的问题.使用ise软件进行RTL级仿真,功能仿真,时序仿真,经过验证调试得出了比较理想的结果,并成功的应用于嵌入式数字硬盘录像机的设计中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	洪亲	福建师范大学物理与光电信息科技学院	18	109	6.0	10.0
2	张亮	福建师范大学物理与光电信息科技学院	4	34	2.0	4.0
3	廖晓东	福建师范大学物理与光电信息科技学院	18	46	4.0	6.0
4	张萧	福建师范大学物理与光电信息科技学院	4	32	2.0	4.0