基于断言语言SVA的设计验证方法

• 作者: 查欣
• 来源期刊: 现代电子技术
• 关键词: 验证方法 SVA 时序特性 因果特性
• 年，卷（期）: 2010,（10）
• 所属期刊栏目: 集成电路1
• 页码范围: 5-7,14
• 分类号: TN710
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2010.10.002

摘要

基于断言SVA的验证是一种有价值的主流验证技术.断言特别适合于描述时序特性和因果特性.作为System Verilog的重要组成部分,SVA提供了丰富的断言指令,能有效地提高验证测试工作的质量和效率.在此,首先介绍断言验证语言SVA,通过与Verilog验证对比,说明SVA在时序特性和因果特性验证上的优势.证明基于断言的验证是SoC设计验证的一种有效方法,能够有效地提高验证效率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	查欣		1	16	1.0	1.0