PCM串行数据流同步时钟提取设计

• 作者: 文开章 汪为伟 王煜 魏媛
• 来源期刊: 现代电子技术
• 关键词: 同步时钟 PCM CPLD Verilog HDL
• 年，卷（期）: 2010,（23）
• 页码范围: 192-194
• 分类号: TN919-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2010.23.057

摘要

为了产生语音调度系统中数据接收端异步接收PCM30/32路一次群串行数据流所需同步时钟的目的,采用以分频计数器为基础模块,辅以相位校正和误校正处理模块从已知速率PCM数据流中提取同步时钟信号的方法,利用可编程逻辑器件和Verilog HDL硬件描述语言对该方法进行实现和仿真验证.结果表明该方法能够有效地利用已有串行数据流产生具备合适相位的同步采样时钟信号.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王煜		19	70	5.0	7.0
2	魏媛		5	11	2.0	3.0
3	文开章		5	34	3.0	5.0
4	汪为伟		4	31	3.0	4.0