基于VHDL的数字电子时钟的设计

• 作者: 李琳
• 来源期刊: 科协论坛（下半月）
• 学科: 工学
• 关键词: VHDL 数字钟 FPGA
• 年，卷（期）: 2010,（8）
• 页码范围: 58-59
• 分类号: TN6
• 字数: 1390字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-3973.2010.08.038

摘要

介绍了利用VHDL硬件描述语言结合ISE软件和ModelSIM仿真软件进行计时的结果.通过该例可以为其他电路的设计提供一定的借鉴作用.