基于VHDL的线性分组码编译码器设计

• 作者: 唐炳华 税奇军
• 来源期刊: 现代电子技术
• 关键词: 信道编码 线性分组码 Max+Plus Ⅱ VHDL
• 年，卷（期）: 2010,（9）
• 所属期刊栏目: 信号处理
• 页码范围: 116-117,120
• 分类号: TP391
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2010.09.034

摘要

数字信号在传输过程中受到干扰的影响,降低了其传输的可靠性,线性分组码作为一种常用的信道编码,在通信传输系统中应用广泛.在对线性分组码的编译码规则研究基础上,讨论了生成矩阵、监督矩阵与错误图样集之间的关系,在Max+Plus Ⅱ开发环境中,用VHDL语言设计线性分组码编译码器,对其各项设计功能进行了仿真和验证.结果表明,该设计正确,其功能符合线性分组码编译码器的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	税奇军	四川文理学院物理与工程技术系	22	26	3.0	3.0
2	唐炳华	四川文理学院物理与工程技术系	19	24	3.0	3.0