MIPS内存管理单元的设计与实现

• 作者: 卢仕听 尤凯迪 曾晓洋 韩军
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 内存管理单元 地址转换后备表 MIPS 处理器
• 年，卷（期）: 2010,（21）
• 页码范围: 270-271,274
• 分类号: TP311.52
• 字数: 2529字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2010.21.097

摘要

设计MIPS32 4kc 处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射.在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB 的查询速度.MMU与总线接口模块的时序采用简化的AMBA 协议,与处理器进行联合调试并运行Linux 操作系统,同时在功能上通过FPGA 验证.该模块经过DC 综合后,面积约为32K 等效逻辑门.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾晓洋	复旦大学专用集成电路与系统国家重点实验室	103	555	13.0	19.0
2	韩军	复旦大学专用集成电路与系统国家重点实验室	31	218	7.0	13.0
3	尤凯迪	复旦大学专用集成电路与系统国家重点实验室	5	17	2.0	4.0
4	卢仕听	复旦大学专用集成电路与系统国家重点实验室	3	9	2.0	3.0