基于DSP和FPGA的GPS-B码时统终端系统设计

• 作者: 冯强 李焱 赵帅
• 来源期刊: 科技与创新
• 关键词: DSP FPGA GPS IRIG-B码 时统终端
• 年，卷（期）: 2010,（5）
• 所属期刊栏目: DSP开发与应用
• 页码范围: 139-141
• 分类号: TP332
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2010.05.057

摘要

介绍了一种基于DSP和FPGA的GPS-B码时统终端系统的设计方案,提出了一种利用FPGA对IRIG-B码进行解码的设计方法.详细论述了具体的设计方案及软硬件的实现.通过将快速的DSP与FPGA相结合的方案,研制了一套新颖的GPS-B时统终端系统.试验表明该系统具有较高的实时性和稳定性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李焱		2	10	2.0	2.0
2	赵帅		1	5	1.0	1.0