一种低复杂度RS编码器的FPGA实现

• 作者: 付兴 樊孝明
• 来源期刊: 电视技术
• 学科: 工学
• 关键词: RS编码 常系数乘法器 FPGA
• 年，卷（期）: 2011,（9）
• 所属期刊栏目: 器件与应用
• 页码范围: 50-53
• 分类号: TN911.22
• 字数: 3154字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-8692.2011.09.017

摘要

提出了一种新的基于标准基的有限域并行常系数乘法器结构,使用该结构设计了低复杂度的RS(204,188)编码器.该编码器由15个常系数乘法器构成.每个常系数乘法器通过共享一些相同硬件操作,使得编码器中异或门XOR的数目减少了30%左右.最后在FPGA上实现了该编码电路,并用QuartusⅡ7.2自带的SignalTap逻辑分析仪进行了片上验证.结果表明,与以往的RS编码器相比,该编码器具有速度快和占用硬件资源少的特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	樊孝明	桂林电子科技大学信息与通信学院	30	152	6.0	11.0
2	付兴	桂林电子科技大学信息与通信学院	2	9	2.0	2.0