基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
面向按序执行处理器开展预执行机制的设计空间探索,并对预执行机制的优化效果随Cache容量和访存延时的变化趋势进行了量化分析.实验结果表明,对于按序执行处理器,保存并复用预执行期间的有效结果和在预执行访存指令之间进行数据传递都能够有效地提升处理器性能,前者还能够有效地降低能耗开销.将两者相结合使用,在平均情况下将基础处理器的性能提升24.07%,而能耗仅增加4.93%.进一步发现,在Cache容量较大的情况下,预执行仍然能够带来较大幅度的性能提升.并且,随着访存延时的增加,预执行在提高按序执行处理器性能和能效性方面的优势都将更加显著.
推荐文章
面向按序执行处理器的预执行指导的数据预取方法
数据预取
预执行
访存延迟包容
按序执行处理器
一种高能效的面向单发射按序处理器的预执行机制
单发射按序处理器
预执行
访存延时包容
利用硬件抽象机模拟执行技术设计JAVA处理器
抽象机
Java微处理器
堆栈
指令级并行
超长指令字
LS SIMD微处理器中的三组指令并发执行的设计
SIMD微处理器
指令并发执行
流水线
控制逻辑
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 面向按序执行处理器的预执行机制设计空间探索
来源期刊 北京大学学报(自然科学版) 学科 工学
关键词 按序执行处理器 预执行 访存延时包容
年,卷(期) 2011,(1) 所属期刊栏目 研究论文
研究方向 页码范围 35-44
页数 10页 分类号 TP33
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 程旭 85 436 11.0 16.0
2 佟冬 51 284 8.0 14.0
3 陆俊林 12 70 4.0 8.0
4 王箫音 7 11 2.0 2.0
5 党向磊 5 11 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (15)
共引文献  (9)
参考文献  (8)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(1)
  • 二级参考文献(1)
2005(6)
  • 参考文献(3)
  • 二级参考文献(3)
2007(4)
  • 参考文献(1)
  • 二级参考文献(3)
2008(6)
  • 参考文献(0)
  • 二级参考文献(6)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
按序执行处理器
预执行
访存延时包容
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
北京大学学报(自然科学版)
双月刊
0479-8023
11-2442/N
16开
北京海淀北京大学校内
2-89
1955
chi
出版文献量(篇)
3152
总下载数(次)
8
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导