基于FPGA的数字乘法器性能比较

• 作者: 田岚 鞠芳 马昕
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 数字乘法器 FPGA Booth方法、移位相加法
• 年，卷（期）: 2011,（6）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 718-722
• 分类号: TN431.2
• 字数: 3730字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2011.06.027

摘要

详细描述了四种基本的FPGA数字乘法器设计方法即阵列法、查找表法、移位相加法、Booth法的原理和实现过程.以4×4和16×16数字乘法器的设计为例,通过在AlteraFPGA芯片上的仿真与综合,给出了这四种数字乘法器的运算速度和占用逻辑资源情况.结果表明随着位宽的变化,各方法的相对效果会有变化,对于具有较宽数据位的乘法器来说,使用Booth方法有明显的优势,而移位相加法可明显的节省片上硬件资源.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	田岚	山东大学信息科学与工程学院	31	236	9.0	14.0
2	马昕	山东大学信息科学与工程学院	23	90	6.0	9.0
3	鞠芳	山东大学信息科学与工程学院	3	2	1.0	1.0