数字信号处理模块中的串行RapidIO设计

• 作者: 张静
• 来源期刊: 火控雷达技术
• 学科: 工学
• 关键词: SRIO CPU FPGA
• 年，卷（期）: 2011,（1）
• 所属期刊栏目: 信号/数据入理
• 页码范围: 64-67,75
• 分类号: TN911.71
• 字数: 3643字
• 语种: 中文
• DOI: 10.3969/j.issn.1008-8652.2011.01.014

摘要

RapidIO互连构架是一种基于可靠性的开放式标准,可应用于连接多处理器、存储器和通用计算机平台.本文基于集成双核处理器MPC8641D和FPGA芯片XC5VSX240T的数字信号处理平台,进行了串行RapidIO(SRIO)技术的开发.文中给出了SRIO互连架构的硬件设计方案以及MPC8641D中SRIO数据通信软件设计流程,实现了CPU、FPGA之间10Gbit/s数据率的高速互连.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张静		27	171	7.0	12.0