基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文将脉冲功率领域中基于脉冲成型线的窄脉冲产生技术运用于芯片电路设计中,基于0.13μm的CMOS工艺,进行片上电路设计与实现.用CadenceTM Spectre Simulation进行了原理图和版图仿真分析,选用标准的片上共面波导(CPW)作为脉冲成型线(PFL),采用NMOS晶体管作为开关,仿真结果表明在共面波导的长度为268μm时,产生的窄脉冲宽度最小可达8ps.将共面波导长度为4mm的脉冲成型电路进行商业化0 13μm CMOS技术流片,在50Ω负载上测得的脉冲宽度约为160ps,幅值为110~180mV.
推荐文章
0畅18μm CMOS 电路瞬时剂量率效应实验研究
CM OS电路
脉冲激光
剂量率翻转
翻转阈值
特征尺寸
2.5Gb/s0.35μm CMOS时钟恢复芯片
时钟恢复
锁相环
倍频器
CMOS
基于0.13μm CMOS工艺的快速稳定的高增益Telescopic放大器设计
套筒式运放
增益提高技术
高增益
软件无线电
瞬态闭锁试验在0.13μm大规模集成电路中引起的潜在损伤
处理器
剂量率
电离总剂量
闭锁
潜在损伤
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 0.13μm CMOS芯片上窄脉冲成型电路
来源期刊 电路与系统学报 学科 工学
关键词 脉冲成型线 脉冲产生器 CMOS 共面波导(CPW)
年,卷(期) 2011,(4) 所属期刊栏目 研究简报
研究方向 页码范围 131-134
页数 分类号 TN43
字数 2619字 语种 中文
DOI 10.3969/j.issn.1007-0249.2011.04.025
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 邹焕 中国电子科技大学物理电子学院 1 1 1.0 1.0
5 李家胤 中国电子科技大学物理电子学院 1 1 1.0 1.0
6 王平山 美国克莱姆森大学电子计算机工程系 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (5)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
脉冲成型线
脉冲产生器
CMOS
共面波导(CPW)
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电路与系统学报
双月刊
1007-0249
44-1392/TN
16开
广东省广州市
1996
chi
出版文献量(篇)
2090
总下载数(次)
5
论文1v1指导