抗软错误SRAM单元设计

• 作者: 曹伟 王伶俐 童家榕 缪斯
• 来源期刊: 复旦学报：自然科学版
• 学科: 工学
• 关键词: 静态随机存取存储器 软错误 临界电荷 软错误率
• 年，卷（期）: 2011,（4）
• 所属期刊栏目: 微电子科学与工程
• 页码范围: 443-449
• 页数: 7页
• 分类号: TN402
• 语种: 中文

摘要

随着半导体工艺技术的发展,节点电容和电源电压的减小加剧了软错误对集成电路设计的影响.高能带电粒子入射SRAM单元敏感节点引起的软错误可能通过改变基于SRAM的FPGA的存储单元配置而改变芯片功能.在此类型FPGA芯片内,SRAM单元存放着FPGA的配置数据,因此增强SRAM的抗软错误性能是提升FPGA芯片可靠性的最有效方式之一.提出了一种具有良好抗软错误性能的SRAM单元结构8T-SRAM,并采用工业级65 nm CMOS工艺库对6T-SRAM,ASRAM0以及8T-SRAM单元的读/写速度、漏电功耗以及抗软错误性能进行了Spice仿真验证.仿真结果表明8T-SRAM结构抗软错误性能比传统的6T-SRAM以及ASRAM0更好,其软错误率比6T-SRAM结构减少了44.20%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曹伟		7	50	3.0	7.0
2	童家榕		56	284	9.0	13.0
3	王伶俐		33	124	6.0	9.0
4	缪斯		2	3	1.0	1.0