基于AD9854的DDS+PLL的时钟源设计

• 作者: 付在明 吴银标 谢华
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 直接数字频率合成 集成锁相环 AD9854 FPGA
• 年，卷（期）: 2011,（8）
• 所属期刊栏目: 可编程器件应用
• 页码范围: 60-62
• 分类号: TN743
• 字数: 1970字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2011.08.015

摘要

采用频率分段及直接数字频率合成技术和集成锁相环技术相结合的设计方法,来产生0.1 Hz～1.1 GHz连续可调的时钟信号.利用FPGA控制DDS芯片、集成锁相环芯片、可编程分频器和多路选择器,顺利实现了利用集成锁相环芯片产生GHz的时钟输出信号.测试结果表明,输出的时钟信号的频率、抖动等性能指标能够满足设计要求.利用集成锁相环芯片产生GHz的输出信号是创新.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	付在明	电子科技大学自动化工程学院	27	135	7.0	9.0
2	吴银标	电子科技大学自动化工程学院	1	15	1.0	1.0
3	谢华	电子科技大学自动化工程学院	28	170	8.0	12.0