基于SystemVerilog的I^2C总线模块验证

• 作者: 易茂祥 梅春雷 申志飞 闫涛
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: Systemverilog I^2C总线 事务产生器 事务驱动器
• 年，卷（期）: 2011,（12）
• 所属期刊栏目: 电子·电路
• 页码范围: 35-37
• 分类号: TN407
• 字数: 2984字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2011.12.012

摘要

针对I2C总线模块,介绍了一种基于Systemverilog验证环境的验证IP设计。这种基于面向对象设计的验证架构可以很容易地被重用。文中分析了基于Systemverilog验证环境的结构,并在介绍I2C总线协议的基础上,重点论述了验证环境中事务产生器及驱动器的设计

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	易茂祥	合肥工业大学电子科学与应用物理学院	109	559	12.0	19.0
2	闫涛	合肥工业大学电子科学与应用物理学院	2	10	1.0	2.0
3	申志飞	合肥工业大学电子科学与应用物理学院	4	12	1.0	3.0
4	梅春雷	合肥工业大学电子科学与应用物理学院	3	11	1.0	3.0