基于SystemVerilog的网络处理器验证平台设计

• 作者: 冯海洲 刘萌 史江一 李康 马佩军
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 网络处理器 VMM 验证平台 SustemVeriog
• 年，卷（期）: 2011,（3）
• 所属期刊栏目: 电子电路设设分析及应用
• 页码范围: 320-323
• 分类号: TN915.05
• 字数: 3193字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2011.03.020

摘要

描述了一种基于SystemVerilog的网络处理器验证平台设计.该验证平台基于VMM架构,采用SystemVerilog语言编写所需的验证组件和功能覆盖率代码,并在设计代码中插入断言(SVA),将两者结合起来,能够快速、准确的定位出网络处理器在执行过程中发生的错误,有效对其进行功能验证.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李康	西安电子科技大学微电子学院	21	146	7.0	11.0
2	史江一	西安电子科技大学微电子学院	15	81	6.0	8.0
3	刘萌	西安电子科技大学微电子学院	1	6	1.0	1.0
4	冯海洲		1	6	1.0	1.0
5	马佩军		1	6	1.0	1.0