基于PLL+DDS接收机系统频率合成器的硬件实现

• 作者: 张振强 张福洪 马佳佳
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: PLL DDS 频率合成器 硬件电路
• 年，卷（期）: 2011,（3）
• 所属期刊栏目: 电子电路设设分析及应用
• 页码范围: 292-298
• 分类号: TN77
• 字数: 1770字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2011.03.014

摘要

结合PLL和DDS的优点,设计出了基于PLL+DDS方案的接收机系统频率合成器的硬件电路.借助EDA软件ADS和ADISimPLL软件对关键模块进行设计仿真.最后利用Cadence软件完成硬件电路的设计,测试结果表明该频率合成器达到指标要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张福洪	杭州电子科技大学通信工程学院	110	492	11.0	16.0
2	马佳佳	杭州电子科技大学通信工程学院	3	32	2.0	3.0
3	张振强	杭州电子科技大学通信工程学院	2	30	2.0	2.0