基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对目前通讯大量差错控制的需要,提出一种利用现场可编程门陈列(FPGA)内核实现RS编码与交织的新型方案.通过控制RS编码数据流的输入与输出,完成对异步数据的整帧处理,利用多级流水实现数据的实时传输.通过对交织块RAM的读写地址的控制,同步完成任意深度的交织操作.工程实践表明,该方案在上下行链路中快速稳定的实现了RS编码与交织,并适应多种差错控制编码格式的要求.与常规方法相比、有效降低了信道编码工程实现复杂度和对FPGA芯片等硬件的要求.
推荐文章
基于FPGA的RS编码器设计与实现
里德-索洛蒙编码
对称结构
现场可编程逻辑阵列
基于FPGA的RS码编码器的设计与实现
RS码编码器
RS(255,239)
FPGA
VHDL
L-DACS1中高速多模式RS编码的FPGA实现
L-DACS1
多模式RS编码
FPGA
通道纠错
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA实现RS编码新型方案
来源期刊 通信技术 学科 工学
关键词 差错控制 现场可编程门陈列 块状RAM RS编码与交织
年,卷(期) 2011,(5) 所属期刊栏目 传输
研究方向 页码范围 15-18
页数 分类号 TN911.72
字数 2778字 语种 中文
DOI 10.3969/j.issn.1002-0802.2011.05.006
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 侯永彬 4 10 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (6)
参考文献  (2)
节点文献
引证文献  (5)
同被引文献  (9)
二级引证文献  (7)
2004(3)
  • 参考文献(0)
  • 二级参考文献(3)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2013(2)
  • 引证文献(2)
  • 二级引证文献(0)
2014(2)
  • 引证文献(1)
  • 二级引证文献(1)
2016(2)
  • 引证文献(1)
  • 二级引证文献(1)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(2)
  • 引证文献(0)
  • 二级引证文献(2)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
差错控制
现场可编程门陈列
块状RAM
RS编码与交织
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信技术
月刊
1002-0802
51-1167/TN
大16开
四川省成都高新区永丰立交桥(南)创业路8号
62-153
1967
chi
出版文献量(篇)
10805
总下载数(次)
35
总被引数(次)
42849
论文1v1指导