基于折叠的DDC抽取器设计

• 作者: 冉旋 凌翔
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: 数字下变频 积分梳状滤波器 半带滤波器 折叠 Verilog
• 年，卷（期）: 2011,（8）
• 所属期刊栏目: 传输
• 页码范围: 33-35,129
• 分类号: TN911.72
• 字数: 2021字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2011.08.012

摘要

基于FPGA利用CIC和HB滤波器实现DDC抽取器是一种高效方法,但传统设计很少考虑资源优化问题.介绍了一种基于折叠技术的资源复用设计方法,通过对运算硬件资源复用的合理控制,可以减少硬件资源开销或减小硅片面积.由折叠方程分别推导出CIC和HB的折叠实现框图,用Verilog描述了设计,经MATLAB与Modelsim联合仿真后,最终在Xilinx公司的xc4vfx20 FPGA上应用于系统.同步时钟设计,在满足低延迟等性能求下,具有耗费资源少、功耗低、稳定性高等优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	凌翔		34	224	8.0	13.0
2	冉旋		3	8	2.0	2.0