作者:
原文服务方: 成都大学学报(自然科学版)       
摘要:
在Nios Ⅱ系统中,按照Avalon 总线规范将各种自定义外设的驱动程序集成到SOPC的硬件抽象层中进行设计复用,以提高设计效率,缩短后继开发周期.伪随机m序列因具有良好的随机性和接近于白噪声的相关函数,在多个领域得到广泛的应用.根据Avalon总线规范,采用软硬件协同设计的方法,实现了阶次与码字时长可调的m序列码组件设计.
推荐文章
基于Avalon总线的图像处理IP核的设计
SoPC
IP核
图像处理
Verilog HDL
Avalon总线
SignalTap Ⅱ
NiosⅡ系统Avalon总线PWM设计
PWM
Nios Ⅱ系统
Avalon总线
智能小车
基于Avalon总线的SD卡读写控制器的设计
SoPC
Avalon总线
Nios Ⅱ
IP核
SD卡
基于CPLD的高速m序列码发生器的设计
实验设计
扩频通信
伪随机码
m序列发生器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于Avalon总线的m序列码组件设计
来源期刊 成都大学学报(自然科学版) 学科
关键词 m序列 Avalon 总线 组件设计 SOPC Builder
年,卷(期) 2011,(1) 所属期刊栏目
研究方向 页码范围 78-81
页数 分类号 TP302
字数 语种 中文
DOI 10.3969/j.issn.1004-5422.2011.01.023
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 郑恭明 长江大学电子信息学院 29 109 6.0 9.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (6)
共引文献  (11)
参考文献  (3)
节点文献
引证文献  (2)
同被引文献  (10)
二级引证文献  (0)
1987(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(3)
  • 参考文献(3)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2016(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
m序列
Avalon 总线
组件设计
SOPC Builder
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
成都大学学报(自然科学版)
季刊
1004-5422
51-1216/N
16开
1982-01-01
chi
出版文献量(篇)
1966
总下载数(次)
0
总被引数(次)
8997
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导