面向硬件仿真的SystemVerilog断言检查电路生成研究

• 作者: 魏启欣
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: SystemVerilog断言 硬件仿真 检查电路
• 年，卷（期）: 2011,（2）
• 页码范围: 40-43
• 分类号: TM13
• 字数: 3688字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-2552.2011.02.011

摘要

提出了一种针对SystemVerilog断言的断言检查电路综合方法.综合而成的断言检查电路可以被用于硬件仿真中.方法基于移位寄存器链保存电路信号的历史数据,并利用断言电路间寄存器共用减少硬件资源使用.实验结果表明,与已有的断言综合方法比较,本方法具有有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	魏启欣	上海交通大学电子信息与电气工程学院	1	0	0.0	0.0