一种机载图像缩放引擎的设计与实现

• 作者: 殳伟群 王科 马丽
• 来源期刊: 信息与控制
• 关键词: 图像缩放引擎 现场可编程门阵列 插值滤波器 硬件实时实现
• 年，卷（期）: 2011,（3）
• 所属期刊栏目: 实际问题研讨
• 页码范围: 369-374
• 分类号: TP391.41
• 语种: 中文
• DOI: 10.3724/SP.J.1219.2011.00369

摘要

针对机载前景与背景显示画面的不同特征,提出一种实用的航空电子图像缩放引擎的设计方法,通过配置不同的算法以及改变设计架构,解决了传统设计中画面叠加后处理算法难以统一优化的问题.首先利用软件仿真不基于和基于边缘的两种缩放算法,然后利用FPGA(现场可编程门阵列)的可重构特性,将两种核心算法实现在不同的图像处理通道上,最后进行了完整的基于FPGA的硬件实现.实验结果表明本文的设计在显示效果上要优于单一的双三次插值算法,兼具处理速度快和运算复杂度低的特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	殳伟群	同济大学电子与信息工程学院	28	354	11.0	18.0
2	马丽	上海交通大学电子信息与电气工程学院	9	11	2.0	3.0
3	王科	同济大学电子与信息工程学院	4	9	2.0	3.0