基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
简要介绍异或门数字锁相环的工作原理和组成部分,并且分析了各模块参数选择对数字锁相环纹波的影响.文章针对于此,设计出一种最佳匹配参数下的数字锁相环,在FPGA平台上用Verilog HDL语言实现硬件电路,整个系统具有快速锁定,纹波最小以及精度高等优点.
推荐文章
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
基于FPGA的全数字延时锁相环的设计
全数字延时锁相环
锁相精度
时钟延时
QuartusⅡ
现场可编程门阵列
电路仿真
基于FPGA的数字三相锁相环优化设计
FPGA
三相锁相环
乘法复用
CORDIC
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的数字锁相环设计
来源期刊 仪表技术 学科 工学
关键词 数字锁相环 FPGA Verilog HDL
年,卷(期) 2011,(2) 所属期刊栏目
研究方向 页码范围 35-38,41
页数 分类号 TN492
字数 2870字 语种 中文
DOI 10.3969/j.issn.1006-2394.2011.02.013
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张荣福 上海理工大学光电信息与计算机工程学院 46 202 7.0 12.0
2 高亮 上海理工大学光电信息与计算机工程学院 1 15 1.0 1.0
3 肖鹏程 5 23 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (13)
参考文献  (2)
节点文献
引证文献  (15)
同被引文献  (21)
二级引证文献  (9)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(3)
  • 引证文献(3)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(3)
  • 引证文献(2)
  • 二级引证文献(1)
2016(2)
  • 引证文献(1)
  • 二级引证文献(1)
2017(4)
  • 引证文献(3)
  • 二级引证文献(1)
2018(5)
  • 引证文献(2)
  • 二级引证文献(3)
2019(4)
  • 引证文献(1)
  • 二级引证文献(3)
研究主题发展历程
节点文献
数字锁相环
FPGA
Verilog HDL
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
仪表技术
月刊
1006-2394
31-1266/TH
大16开
上海市
4-351
1972
chi
出版文献量(篇)
4081
总下载数(次)
14
总被引数(次)
17317
论文1v1指导