基于电力线通信芯片可测性设计的研究实现

• 作者: 万培元 林平分 潘照华
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 可测性设计 扫描测试 内建自测试 芯片环路内建自测试 模拟环路测试
• 年，卷（期）: 2011,（7）
• 所属期刊栏目: 封装、检测与设备
• 页码范围: 554-557
• 分类号: TN407|TN453
• 字数: 2392字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353x.2011.07.014

摘要

集成电路的快速发展,迫切地需要快速、高效、低成本且具有可重复性的测试方案,这也成为可测性设计的发展方向.此次设计基于一款电力线通信芯片,数字部分采用传统常用的数字模块扫描链测试和存储器内建自测试;同时利用芯片正常的通信信道,引入模拟环路测试和芯片环路内建自测试,即覆盖了所有模拟模块又保证了芯片的基本通信功能,而且最大限度地减少了对芯片整体功能布局的影响.最终使芯片良率在98%以上,达到了大规模生产的要求.此设计可以为当前数模混合通信芯片的测试提供参考.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	万培元	北京工业大学北京市嵌入式系统重点实验室	27	78	5.0	7.0
2	林平分	北京工业大学北京市嵌入式系统重点实验室	92	254	8.0	12.0
3	潘照华	北京工业大学北京市嵌入式系统重点实验室	2	1	1.0	1.0