ITU-T J.83B系统中RS编码器的设计与FPGA实现

• 作者: 张燕
• 来源期刊: 电子质量
• 关键词: RS编码 有限域乘法 FPGA
• 年，卷（期）: 2011,（10）
• 所属期刊栏目: 测试测量技术
• 页码范围: 8-9,19
• 分类号: TN47
• 语种: 中文
• DOI: 10.3969/j.issn.1003-0107.2011.10.003

摘要

该文详细研究了ITU-T J.83B系统中RS（128,122）的工作原理,结合有限域上的乘加运算及常用实现方法,设计了符合此系统的RS编码器结构。采用Verilog语言编写RS编码器的实现代码并在MODELSIM中完成功能仿真,并进行验证。最后用ALTERA公司的FPGA芯片进行了实现,给出结果分析。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张燕	电子科技大学电子工程学院	9	36	4.0	5.0