一种基于格雷码的电路自测试序列分配算法

• 作者: 卢晓博 孙海珺 王宣明 邵志标
• 来源期刊: 计算机学报
• 学科: 工学
• 关键词: 功耗 内建自测试 权重 测试序列 格雷码
• 年，卷（期）: 2011,（9）
• 所属期刊栏目: 研究论文与技术报告
• 页码范围: 1697-1704
• 分类号: TN47
• 字数: 5787字
• 语种: 中文
• DOI: 10.3724/SP.J.1016.2011.01697

摘要

为了降低组合电路内建自测试的测试功耗,提出了一种基于格雷码的测试序列分配算法.分组式格雷码序列和种子序列相异或生成单跳变测试序列,根据电路的基本输入权重,合理分配测试序列位,减少了电路内部节点的跳变,有效降低了电路的测试功耗.该算法应用在改进的布斯二阶乘法器的自测试中,根据不同的数据通道位宽,相对于传统自测试架构,测试功耗降低了 35.6％～43.7％,并且不影响乘法器的性能.对ISCA85基准电路的测试结果表明,该算法降低了测试功耗,具有高的故障覆盖率和少的测试长度,与LFSR相比功耗下降了59.3％～97.3％,并且硬件开销小.实验结果表明,该算法有效降低了组合电路的测试功耗,特别适合于系统级芯片内部模块的内建自测试.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邵志标	西安交通大学电子与信息工程学院	42	180	9.0	10.0
2	孙海珺	郑州大学信息工程学院	7	39	4.0	6.0
6	王宣明	西安交通大学电子与信息工程学院	1	6	1.0	1.0
7	卢晓博	西安交通大学电子与信息工程学院	1	6	1.0	1.0