基于高速串行ADC的并行采集模块设计

• 作者: 叶芃 张品 曾浩
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: 高速串行传输 模数转换器 采样时钟 串并转换器 ISERDES2
• 年，卷（期）: 2011,（9）
• 所属期刊栏目: 数据采集
• 页码范围: 101-105
• 分类号: TP2
• 字数: 2186字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2011.09.026

摘要

串行总线技术可以获得更高的性能,具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域.基于高速串行LVDS输出的ADC利用时间交替并行采样技术设计实现了1个并行采集模块,主要阐述了采样时钟的相移设计与2 GSPS采样率的实现、串行数据的传输与处理、DDR模式下1:8串并转换器在FPGA平台中的设计与实现,并介绍了高速串行ADC芯片的工作模式.结果表明,采用Xilinx Spartan-6系列的ISERDES2模块设计的串并转换器最终达到了16 Gbit/s的串行数据吞吐量,满足了设计要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾浩	电子科技大学自动化工程学院	32	458	11.0	20.0
2	叶芃	电子科技大学自动化工程学院	32	334	11.0	17.0
3	张品	电子科技大学自动化工程学院	4	32	2.0	4.0