基于CPLD的简易数字频率计的设计

• 作者: 张洋
• 来源期刊: 现代电子技术
• 关键词: CPLD VHDL 频率计 设计
• 年，卷（期）: 2011,（19）
• 所属期刊栏目: 电子技术
• 页码范围: 183-186
• 分类号: TN409-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.19.057

摘要

CPLD器件的出现给现代电子设计带来了极大的方便和灵活性,使复杂的数字电子系统设计变为芯片级设计,同时还可以很方便地对设计进行在线修改.首先介绍了频率计的测频原理,然后利用CPLD芯片进行测频计数,从而实现了简易数字频率计的设计.此频率计的设计采用基于VHDL的“Top-Down”(自上而下)的设计方法,从系统总体要求出发,自上而下地逐步将设计内容细化,最后完成系统硬件的整体设计.所设计的电路在GW48系列SoPC/EDA实验箱上通过硬件仿真,下栽到目标器件上运行,能够满足实际测量频率的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张洋		2	5	1.0	2.0