基于Multisim11.0的PLD图形化仿真设计与应用

• 作者: 李北雁 聂典
• 来源期刊: 计算机应用与软件
• 学科: 工学
• 关键词: 数字钟 数字逻辑电路设计 NI Muhisim11 VHDL Onartus Ⅱ
• 年，卷（期）: 2011,（8）
• 所属期刊栏目: 信息技术交流
• 页码范围: 295-300
• 分类号: TP391.9
• 字数: 1874字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-386X.2011.08.087

摘要

简要介绍CPLD/FPGA(Complex programmable Logic Device/Field programmable Gates Array)器件的特点和应用范围,并以数字钟设计为例,介绍了在Muhisim 11.0开发软件下,利用原理图的输入方式来设计数字逻辑电路的过程和方法,突出Muhisim 11.0在教学中的重要作用,尤其是对于数字逻辑设计这门课程的学习.并且详细介绍了Muhisim 11.0与Quartus Ⅱ两个软件之间的互通,给出了一条PLD设计由:图形化模块搭建-Multisim系统化仿真-VHDL代码自动生成-Quartus Ⅱ加载代码-Quartus Ⅱ中的仿真-下载到硬件电路中一实际应用.整个一个完整的设计过程.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	聂典	解放军理工大学通信工程学院	7	18	3.0	4.0
2	李北雁	天津工业大学计算机软件学院	3	28	2.0	3.0