一种面向超标量处理器的高能效指令缓存路选择技术

• 作者: 佟冬 王箫音 程旭 谢子超 陆俊林
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 超标量处理器 路预测 路历史
• 年，卷（期）: 2011,（11）
• 所属期刊栏目: 学术论文
• 页码范围: 2473-2479
• 分类号: TP302
• 字数: 3751字
• 语种: 中文

摘要

路选择技术可以有效降低指令缓存能耗开销,但已有方法通常会由于预测错误或更新机制复杂而引入额外的取指延迟,导致整体能效性降低.本文面向典型超标量处理器的指令缓存结构,提出了一种高能效的路选择融合技术(Combining Way Selective Cache,CWS-Cache).基于对路预测和路历史技术适用条件的分析,CWS-Cache在不同的取指场景中选择使用最佳路选择策略,有效降低了指令缓存的取指能耗,并通过缩短非对齐取指组的访问延迟提升处理器性能.实验表明,CWS-Cache将拥有8路组相联指令缓存的基础处理器取指能耗降低了84.98％,性能提升了3.50％.与已有的三种方法相比,CWS-Cache能效性分别提升了15.48％,14.13％和8.76％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	程旭	北京大学微处理器研究开发中心	85	436	11.0	16.0
2	佟冬	北京大学微处理器研究开发中心	51	284	8.0	14.0
3	谢子超	北京大学微处理器研究开发中心	3	9	2.0	3.0
4	陆俊林	北京大学微处理器研究开发中心	12	70	4.0	8.0
5	王箫音	北京大学微处理器研究开发中心	7	11	2.0	2.0