FPGA时钟设计

• 作者: 葛澎
• 来源期刊: 现代电子技术
• 关键词: FPGA 时钟 逻辑时钟 险象
• 年，卷（期）: 2011,（11）
• 所属期刊栏目: 电子技术
• 页码范围: 170-171,176
• 分类号: TN601-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.11.053

摘要

在FPGA设计中,为了成功地操作,可靠的时钟是非常关键的.设计不良的时钟在极限的温度、电压下将导致错误的行为.在设计PLD/FPGA时通常采用如下四种类型时钟:全局时钟、门控时钟、多级逻辑时钟和波动式时钟.多时钟系统包括上述四种时钟类型的任意组合.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	葛澎		5	44	3.0	5.0