基于FPGA的UART设计与实现

• 作者: 叶芃 李力 杨扬
• 来源期刊: 电子测量技术
• 学科: 工学
• 关键词: Verilog HDL FPGA UART SignalTap Ⅱ
• 年，卷（期）: 2011,（7）
• 所属期刊栏目: 可编程器件应用
• 页码范围: 80-82,94
• 分类号: TP274+.2
• 字数: 2773字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-7300.2011.07.021

摘要

为在CPCI总线数字I/O模块上实现UART(universal asynchronous receiver transmitter,通用异步接收发送器)接收功能,提出了一种基于现场可编程门阵列器件(FPGA)的UART设计与实现方案.在Altera Quartus Ⅱ开发平台上采用Verilog HDL语言和其自带的IP CORE实现UART的接收.最后借助于QuartusⅡ集成开发环境中提供的SignalTapⅡ嵌入式逻辑分析仪进行验证,结果表明,该UART工作稳定可靠.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李力	电子科技大学自动化工程学院	62	335	9.0	15.0
2	叶芃	电子科技大学自动化工程学院	32	334	11.0	17.0
3	杨扬	电子科技大学自动化工程学院	8	98	5.0	8.0