一种低功耗集成电路的时钟分布策略

• 作者: 阳若宁
• 来源期刊: 中南林业科技大学学报
• 学科: 工学
• 关键词: 低功耗数字集成电路 时钟树分布 去偏斜时钟电路 SMD DLL
• 年，卷（期）: 2011,（12）
• 所属期刊栏目: 计算机与信息工程
• 页码范围: 192-196
• 分类号: TP311
• 字数: 3992字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-923X.2011.12.036

摘要

均衡时钟分布树在大规模数字集成电路实现中具有重要作用,其中H型树代表主流ASIC设计中时钟分布方式.H树过度依赖时钟缓冲器均衡分布算法,使时钟网络级数过高、存在较多冗余缓冲器,导致整体功耗过大.提出了一种新的低功耗分布方案,以去偏斜时钟电路的方式,将时钟树叶节点与根节点进行相位同步.此电路结合了SMD和DLL两种实现,即可以快速完成时钟同步,又可以在细粒度上进行微调,从而对以往此类方案进行改进.使用SPICE仿真和SOC Encounter布线工具进行仿真验证,结果表明此方案可以降低20％左右的功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	阳若宁	湖南广播电视大学科研处	13	53	5.0	7.0