CMMB系统中的LDPC码性能分析及译码器VLSI实现（英文）

• 作者: 刘海洋 张浩 曲文泽 陈杰
• 来源期刊: 系统仿真学报
• 学科: 工学
• 关键词: LDPC码 CMMB 和-积算法 最小-和算法 量化方案 VLSI实现
• 年，卷（期）: 2011,（4）
• 所属期刊栏目: 仿真技术应用
• 页码范围: 798-802
• 分类号: TP391.9
• 语种: 中文

摘要

对CMMB标准中的LDPC码进行了研究。分析了该标准中两种不同码率的LDPC码采用和-积算法和最小-和算法的浮点性能,得出在相同迭代次数的条件下最小-和算法的性能接近和-积算法。选择最小-和算法进行VLSI实现,并提出了一种有效的量化方案。仿真结果表明,量化后的性能相对于浮点运算的性能几乎没有性能损失。此外,设计了LDPC译码器的VLSI结构并且在Altera Stratix II EP2S130器件上进行了综合验证。综合结果表明,设计的译码器的最大时钟频率为90.7 MHz,在该频率下可以达到49.1 Mbps的高吞吐率,完全满足CMMB标准要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张浩	中国科学院微电子研究所	109	659	13.0	20.0
2	陈杰	中国科学院微电子研究所	247	3126	30.0	49.0
3	刘海洋	中国科学院微电子研究所	28	174	7.0	12.0
4	曲文泽	中国科学院微电子研究所	3	2	1.0	1.0