锁相环小数N分频频率综合器中的Sigma-delta调制器设计

• 作者: 吴小林 文光俊 朱学勇
• 来源期刊: 电视技术
• 学科: 工学
• 关键词: Sigma-delta调制器 噪声整形电路 锁相环小数N分频频率综合器
• 年，卷（期）: 2011,（17）
• 所属期刊栏目: 器件与应用
• 页码范围: 55-58
• 分类号: TN911.7
• 字数: 2390字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-8692.2011.17.018

摘要

介绍了一种应用于小数N分频频率综合器的工作于20 MHz的Sigma-delta调制器的设计,采用3个一阶电路级联的MASH1-1-1结构的噪声整形电路.电路设计利用Verilog硬件描述语言进行描述,在modelSim SE 6.2b中通过了功能仿真,并在XUP Virtex-Ⅱ Pro FPGA开发板上进行了验证,最终采用TSMC 0.13 μm CMOS工艺,完成了电路版图并通过了DRC和LVS验证.芯片面积为180 μm×160 μm,平均功耗为1.059 6～1.070 4 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	文光俊	电子科技大学通信与信息工程学院射频集成电路与系统研究中心	74	378	10.0	14.0
2	朱学勇	电子科技大学通信与信息工程学院射频集成电路与系统研究中心	23	148	8.0	10.0
3	吴小林	电子科技大学通信与信息工程学院射频集成电路与系统研究中心	2	10	2.0	2.0