基于March C+算法的SRAM BIST设计

• 作者: 侯立刚 吴武臣 张志超
• 来源期刊: 现代电子技术
• 关键词: SRAM BIST March C+算法 故障模型
• 年，卷（期）: 2011,（10）
• 所属期刊栏目: 集成电路设计
• 页码范围: 149-151
• 分类号: TN402-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.10.046

摘要

为了增加存储器测试的可控性和可观测性,减少存储器测试的时间和成本开销,在此针对LEON处理器中的32位宽的SRAM进行BIST设计.采用March C+算法,讨论了SRAM的故障模型及BIST的实现.设计的BIST电路可以与系统很好的相连,并且仅增加很少的输入/输出端口.仿真结果证明,BIST的电路的加入在不影响面积开销的同时,能够达到很好的故障覆盖率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴武臣	北京工业大学集成电路与系统集成实验室	54	459	12.0	18.0
2	侯立刚	北京工业大学集成电路与系统集成实验室	75	360	11.0	15.0
3	张志超	北京工业大学集成电路与系统集成实验室	4	25	3.0	4.0