信号上升或下降时间对高速电路信号完整性影响的研究

• 作者: 周路 贾宝富
• 来源期刊: 现代电子技术
• 关键词: 高速电路 信号完整性 信号上升时间 IBIS SigXplorer
• 年，卷（期）: 2011,（6）
• 所属期刊栏目: 科学计算及信息处理
• 页码范围: 69-73,77
• 分类号: TN11-34
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2011.06.021

摘要

为了研究信号上升或下降时间对信号完整性的影响,从理论上分析论证了信号上升或下降时间是造成反射,串扰,同步开关噪声及电磁干扰等信号完整性问题的根本原因.利用Cadence公司的SigXplorer仿真软件建立相应的拓扑电路,通过对IBIS模型信号上升时间参数进行修改,分别在不同信号上升时间和信号频率下进行仿真.通过对仿真结果的对比分析,验证了理论分析的正确性.提出了信号上升或下降时问是造成信号完整性问题的根本原因的观点,纠正了从信号频率上分析信号完整性问题的误区.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	贾宝富	电子科技大学物理电子学院	39	350	11.0	16.0
2	周路	电子科技大学物理电子学院	1	47	1.0	1.0